英特尔公布新技术:3D 堆叠芯片互联密度提升十倍

投稿时间:2021-12-14  消息来源:  提交者:古姿女郎

12 月 12 日消息,根据外媒 VideoCardz 报道,英特尔今日发表文章,公布了突破摩尔定律的三种新技术。这些技术的目标是在 2025 年之后,还能够使得芯片技术继续发展。
6Ul蔷薇网


在在 2021 年 IEEE 国际电子设备会议上,英特尔公布了多芯片混合封装互联密度提高 10 倍、晶体管密度提升 30%-50%、新的电源和存储器技术以及量子计算芯片技术等等。
6Ul蔷薇网


英特尔阐述了目前已经公布的一些创新技术,包括 Hi-K 金属栅极、FinFET 晶体管、RibbonFET 等。在路线图中,英特尔还展现了多种芯片工艺,其中包括 Intel 20A 制程,将逻辑门的体积进一步缩小,名为 Gate All Around。
6Ul蔷薇网


6Ul蔷薇网

6Ul蔷薇网


英特尔公布的三大技术突破
6Ul蔷薇网


1、英特尔新型 3D 堆叠、多芯片封装技术:Foveros Direct
6Ul蔷薇网


这项技术应用于多种芯片混合封装的场景,可以将不同功能、不同制程的芯片以相邻或者层叠的方式结合在一起。Foveros Direct 技术使得上下芯片之间的连接点密度提升了 10 倍,每个连接点的间距小于 10 微米。
6Ul蔷薇网


6Ul蔷薇网

6Ul蔷薇网


这项技术支持将 CPU、GPU、IO 芯片紧密结合在一起,同时还兼容来自在不同厂商的芯片混合进行封装。
6Ul蔷薇网


官方表示,该方案具有较高的灵活性,支持客户依据不同的需求灵活定制芯片组合。此外,英特尔呼吁业界制定统一的标准,便于不同芯片之间的互联。
6Ul蔷薇网


英特尔于 2021 年 7 月展现了 RibbonFET 新型晶体管架构,作为 FinFET 的替代。全新的封装方式可以将 NMOS 和 PMOS 堆叠在一起,紧密互联,从而在空间上提高芯片的晶体管密度。这种方式能在制程不变的情况下,将晶体管密度提升 30% 至 50%,延续摩尔定律。
6Ul蔷薇网


此外,英特尔还表示可以将二维材料引入芯片的制造中,可以使得连接距离更短,解决传统硅芯片的物理限制。这种二维材料为单层二硫化钼 MoS2,应用于硅芯片连接层可以使得间距从 15nm 缩小至 5nm。
6Ul蔷薇网


2、更高效的电源技术和 DRAM 内存芯片技术
6Ul蔷薇网


目前英特尔已经首次实现在 300 毫米硅晶圆上,制造拥有 GaN 氮化镓开关的 CMOS 芯片。这项电源技术支持更高的电压,成品电源管理芯片可以更加精准快速地控制 CPU 的电压,有助于减少损耗,此外,这种芯片还能够减少主板上的供电元件。
6Ul蔷薇网


上图右侧展现的是英特尔研发的低延迟内存技术:FeRAM。这种芯片将铁元素引入芯片的制造,可以大大提高内存芯片的读写速度,在 2 纳秒内完成读写。同时,FeRAM 技术能够提高内存芯片的密度。
6Ul蔷薇网


3、基于硅芯片的量子运算芯片,有望在将来取代 MOSFET 晶体管
6Ul蔷薇网


随着未来晶体管密度进一步提升,传统的硅芯片将走向物理极限。在 IEDM 2021 大会,英特尔展示了世界上第一个在室温下实现磁电自旋轨道(MESO)的逻辑器件。这代表了制造纳米尺度的量子运算晶体管成为可能。
6Ul蔷薇网


英特尔和 IMEC 正在自旋电子材料研究方面取得进展,预计未来可以制造出能够量产的全功能器件。此外,英特尔还展示了与目前 CMOS 芯片兼容的 300mm 晶圆量子运算电路的制造,并确立了未来的研究方向。
6Ul蔷薇网

   顶一下    踩一下

共有 条评论

评论内容

记得先输入验证码,再发布评论哦!(点击验证码小图可以更新)